并行接口的局限性

　　内部信号干扰

　　并行总线的局限性之一是内部信号干扰的问题。引起这个问题的主要原因是频率相关的信号衰减和电容性短截线（stubs）所引起的反射，它们会使得接收端无法区分所传输的信号是“0”还是“1”。串行总线通过预加重技术来补偿频率相关的信号衰减，还利用点对点的拓朴结构来消除并行总线上多个设备引起的Stubs效应。串行拓朴结构中可以很好的控制所有的传输路径，从而提高了总线在更高频率下工作的可靠性。

　　信号扭曲（Signal Skew）

　　在并行总线中，由于不同的信号通路之间存在着细微的差异（比如长度），导致了信号到达接收端有轻微的时间差。在U320中，training pattern和de-skewing用于解决这个问题，但是比较有限。串行总线中采用了差分信号对和内嵌时钟进行数据传输可以较好的解决这个问题。

　　直流偏移/直流平衡（DC Offset/DC Balance ）

　　并行总线一般会以非编码格式传输数据，但是这样会产生DC分量，它要求收发部件之间直接耦合。而收发器之间存在的供电差异，会影响它们各自的参考电压，这些差异将会导致数据位采样时的误差容限的降低。此外，当所传输的数据中有有很多连续的1或者很多连续的0时，会在总线上两个设备之间产生直流电流分量。这个DC电流也是造成偏移和误差容限降低的原因。

　　串行总线利用8b/10b编码解决了这个问题。概况的来说，8b/10b将8个位经过某种的机制转化为10个位的字符，同时限制了比特流中连续的0与1的数量，这就消除了DC分量，实现了直流平衡（DC Balance）。没有了DC分量，收发器之间的连接就能够实现电容性耦合，从而消除由于参考电压和过程变差（process variation）引起的直流偏移所造成的影响。此外，8b/10b编码在数据流中内嵌了时钟编码，接收器的PLL（相锁回路）可以将其提取出来用于数据采样。

　　串扰（Crosstalk）

　　在并行信号线中，相邻两条的信号线之间会产生耦合信号，从而影响附近的线缆中的信号，这种现象被称为串扰（Crosstalk）。信号频率越高串扰现象对于信号的影响就越明显。PATA实际所需的信号线为31根，而UltraATA/66线缆包括80根导线，其中增加的部分大多是为根信号线配置的地线，这么做主要目的就是降低串扰。而SATA和SAS仅需要一对差分信号线，这在已经大大降低了产生串扰问题的根源。