解析：从Atom微处理器到通用处理器市场
| IF1 | IF2 | IF3 | ID1 | ID2 | ID3 | SC | IS | IRF | AG | DC1 | DC2 | EX1 | FT1 | FT2 | IWB/DC |
| Instruction Fetch | Decode | Dispatch | Reg. File | Data cache read | Execute | Exceptions & MT | Write-back | ||||||||
16 stage Pipeline: Intel Silverthorne Atom
由于通常的Load-Ops-Store这样的x86指令在Atom里面解码为单条的uop，因此和乱序架构不同，顺序架构的Atom在执行流水级内包含了所有的四级存取操作，一级是读寄存器——整数和浮点具有独立的寄存器文件；剩下三级和缓存读取有关：AG、DC1、DC2，AG就是Address Generate地址生成，Atom具有两个AGU地址生成单元。Atom没有寄存器重命名机制，Pentium有这个机制。
1
第1页：原子：从Atomos到Atom第2页：Atom是什么？第3页：Atom处理器微架构第4页：Atom处理器微架构：大架构第5页：Atom处理器微架构：前端簇第6页：Atom处理器微架构：半乱序执行与同步多线程第7页：Atom处理器微架构：存取单元第8页：Atom处理器微架构：执行单元第9页：Atom处理器微架构：写回及缓存第10页：Atom处理器：IO、节能与工艺第11页：Atom：处理器一览第12页：SoC之路：Poulsbo芯片与Menlow平台第13页：SoC之路：Pine Trail平台第14页：SoC之路：Moorestown平台第15页：SoC之路：未来的32nm Medfield平台第16页：SoC之路：路向何方？第17页：ARM与欧盟重罚Intel第18页：Intel自主操作系统Moblin第19页：IT168评测中心观点第20页：附录：当前基本物质研究的进展
相关文章
关注我们
