服务器 频道

Tick-Tock生生不息 10代至强处理器回顾

 

基于Tulsa核心的至强7100

型号制程缓存主频前端总线TDPSMP双核心超线程
7150N65 nm16 MB L3

2x1 MB L2
3.50 GHz667 MHz150WMP支持支持
7140M65 nm16 MB L3

2x1 MB L2
3.40 GHz800 MHz150WMP支持支持
7140N65 nm16 MB L3

2x1 MB L2
3.33 GHz667 MHz150WMP支持支持
7130M65 nm8 MB L3

2x1 MB L2
3.20 GHz800 MHz150WMP支持支持
7130N65 nm8 MB L3

2x1 MB L2
3.10 GHz667 MHz150WMP支持支持
7120M65 nm4 MB L3

2x1 MB L2
3 GHz800 MHz95WMP支持支持
7120N65 nm4 MB L3

2x1 MB L2
3 GHz667 MHz95WMP支持支持
7110M65 nm4 MB L3

2x1 MB L2
2.60 GHz800 MHz95WMP支持支持
7110N65 nm4 MB L3

2x1 MB L2
2.50 GHz667 MHz95WMP支持支持
704190 nm2x2 MB3 GHz800 MHzN/AMP支持支持
704090 nm2x2 MB3 GHz667 MHzN/AMP支持支持
703090 nm2x1 MB2.8 GHz800 MHzN/AMP支持支持
702090 nm2x1 MB2.66 GHz667 MHzN/AMP支持支持

  采用Paville核心的Xeon MP处理器属于Xeon 7000系列,而采用Tulsa核心的Xeon MP处理器属于Xeon 7100系列。Xeon 7100系列处理器主频范围在2.5GHz到3.5GHz之间,前端总线分为667MHz和800MHz两种,型号后缀为N的前端总线为667MHz,型号后缀为M的前端总线为800MHz。Xeon 7000利用处理器主频和前端总线频率来区隔不同型号的产品(Xeon 5000/5100系列处理器也是如此),而Xeon 7100则不仅利用主频、前端总线还利用L3缓存来区隔不同型号的产品。

  从我们所掌握的资料来看,Tulsa和Paville在处理器微架构上并没有明显的区别。因此Tulsa处理器如果要具有比Paxville更吸引人的性能,除了提升频率之外,就是在缓存上做文章了。

  每个Xeon 7100处理器均包含两个完整的核心,每核心均配置了1MB L2缓存,这仅是Xeon 7030/7040处理器L2缓存容量的一半。不过,Xeon 7100的两个核心可以共享“新增”的L3缓存,比如7110和7120均配置了4MB L3缓存,7130配置了8MB L3缓存,而7140和7150都配置了16MB L3缓存,因此缩减了L2缓存容量并不一定会牺牲处理器整体性能。特别需要说明的是,7140和7150的L3缓存容量达到了16MB,仅次于Intel于今年发布的双核Itanium 2 9000处理器24MB L3缓存的容量。但是增加L3缓存并非创新,从Xeon MP的历史来看,这样的“改变”仅仅是一次回归而已。

  65纳米制程的应用使得Tulsa处理器得以集成更大容量的缓存。不过即便如此,Tulsa核心面积依然达到了424平方毫米,而之前的单核Potomac核心面积为354平方毫米,Paville的核心面积也只有299平方毫米。如果处理器复杂程度变化不大,从90纳米制程升级到65纳米制程则意味着同样尺寸的晶圆可以切出更多的芯片,从而大幅度降低成本,但是Tulsa集成度远远高于前两代产品,因此其成本不会因此有明显降低。

  同样,因为集成度的提高(Xeon 7100处理器内包含13亿个晶体管),Tulsa的功耗的绝对值也维持着较高的水平。Xeon 7110/7120的TDP为95W,而7130、7140和7150则均达到了150W。考虑到Xeon 7100系列处理器主频更高,而且整合了L3缓存,其相对于Paxville处理器在能耗控制上还是取得了很大的进步的。

  Intel提供的资料显示,采用Tulsa核心的Xeon 7100系列处理器在ERP、SCM、CRM等商业应用中性能有60%以上的提升,更可以将交易处理速度提升70%以上(TPC-C测试,Tulsa 320000 TPM,Paxville 188000 TPM,Potomac 115000TPM),部分电子商务应用软件中其性能提升1倍以上。同时,Intel还宣称Xeon 7100系列处理器的每瓦特性能是上一代产品的2.8倍。

  大容量L3缓存除了可为处理器提供速度数据缓存之外,还可供Tulsa处理器内部的两个核心交换L2缓存数据之用,而无需经过FSB和北桥,这将大大提升缓存命中率,改善延迟效能。

0
相关文章