双路六核服务器版本和双核客户版本Westmere处理器配置

　　Westmere处理器家族是Nehalem处理器家族的下一代，Nehalem基于45nm制程，Westmere则基于32nm制程，它们都使用了high-κ metal-gate（高K金属栅极）工艺，在微架构上，Westmere就是Nehalem的增强版本。

Intel High-k Metal Gate晶体管，这两个技术都是为了增强晶体管的场效应和降低其漏电

　　除了工艺之外，Westmere最大的特点就是最高集成了6个处理器核心，包括12MB L3缓存，共多达11.7亿晶体管，四核心的Nehalem包括8MB L3缓存则有7.31亿晶体管，而这两者具有接近的核心面积（Westmere的还要小一点）。

双核和六核Westmere晶圆图

　　和Nehalem一样，Westmere也实现了Power Gates技术，和Nehalem不同的是，Westmere的Power Gates不仅仅限于关闭处理器核心，它还扩展到了可以关闭L3缓存以及Uncore上的全局队列（Westmere晶圆上正中央下方的部分）。在所有核心都被Power Gate之后，L3缓存将会被部分刷新并且Uncore部分的供电将会线形地降低，L3/Uncore的漏电楼将得到降低。在最限制的情况下，L3缓存和全局队列将会全部刷新并Power Gated关闭，只有一块附属于L3的SRAM会用来保持所有核心的关键状态。

　　和Nehalem一样，Westmere也使用了Long-Le晶体管（Long Channel长沟道晶体管）技术，Nehalem-EX和Dunnington也有使用，只是“分量”有些不同。Westmere有60%的核心部分使用了长沟道晶体管，Uncore部分则同时使用了超低漏电晶体管和长沟道晶体管。Nehalem则是58%的核心部分使用了长沟道晶体管。

　　最后，Westmere的漏电功耗大约是总功耗的23%。Nehalem上这个数值是16%。

什么是长沟道晶体管技术呢？

样表：沟道长度（横坐标）与漏电流（纵坐标）的关系，请自行理解（越低的延迟，越高的漏电电流）

　　在IC设计当中通常需要根据不同的情况使用不同沟道长度的晶体管，非时序关键（non-timing-critical）的线路可以使用性能略差的长沟道MOSFET晶体管以减少亚阈值漏电。亚阈值漏电：subthreshold leakage，MOSFET的subthreshold亚阈值特性被广泛利用在低电压线路上。