从CPU、内存和I/O深度理解IA架构服务器
模块
Nehalem采用了模块化设计,核心,缓存和英特尔QPI都是组成Nehalem处理器的模块实例,如图30所示。
这些模块都是独立设计的,它们可以工作在不同频率,不同电压下,将模块粘接在一起的是一种新的同步通信协议,它提供了非常低的延迟,以前曾尝试过异步协议,事实证明那样做的效率非常低。
集成功率门限
这是一种电源管理技术,它是“时钟门控”技术的进化版本,所有现代英特尔处理器都使用了时钟门控技术,遇到空闲逻辑时,时钟门控会自动关闭时钟信号,从而消除了开关电源,但仍然存在漏电流,漏电流引起了无用的功耗。
功率门控代替了时钟门控,让一个空闲的核心消耗的电力几乎为零,如下图所示,对于软件和应用程序来说这完全是透明的。

图 33 Nehalem功率门控
从技术角度来看实现功率门控是很难的,传统的45nm工艺就有明显的泄露,它需要新的晶体管技术和大量的铜层(7mm),以前可从来没有这么做过,如下图所示。

图 34 功率门控晶体管
Nehalem-EP和Westmere-EP都拥有“动态的”功率门控能力,当核心不需要执行工作负载时,它可以完全关掉电源,当工作负载需要核心的计算能力时,核心的电源又重新激活。
Nehalem-EX拥有“静态的”功率门控功能,当个别核心失去工作能力时,核心电源被完全关闭,例如,当8核心变成6核心时,这些被停用的核心不能重新打开。对于前一代处理器,在工厂中停用的核心仍然会消耗一些电力,但在Nehalem-EX中,电源是完全关闭的。
5
第1页:一、处理器子系统第2页:核心第3页:线程第4页:前端总线第5页:双独立总线第6页:专用高速互联第7页:英特尔QuickPath互联第8页:二、内存子系统第9页:SRAM、DRAM和SDRAM第10页:DIMM第11页:ECC和Chipkill第12页:内存Rank第13页:UDIMM和RDIMM第14页:DDR2和DDR3第15页:三、I/O子系统第16页:四、英特尔微架构第17页:集成内存控制器(IMC)第18页:英特尔QuickPath互联(QPI)第19页:CPU架构第20页:英特尔超线程技术第21页:缓存分级第22页:集成功率门控第23页:电源管理第24页:英特尔Turbo Boost技术第25页:四、硬件辅助虚拟化第26页:VT Flex Migration和扩展页表(EPT)第27页:虚拟处理器ID(VPID)第28页:RAS高级可靠性第29页:高级加密标准和可信执行技术第30页:芯片设计第31页:芯片组虚拟化支持与直接I/O虚拟化第32页:VT-c for Connectivity第33页:VMDq第34页:NetQueue
相关文章