从CPU、内存和I/O深度理解IA架构服务器
DIMM
需要将多个内存芯片组装到一起才能构成一个内存子系统,它们就是按著名的DIMM(双列直插内存模块)组织的。
下图显示了内存子系统的传统组织方式,例如,内存控制器连接四个DIMM,每一个由多块DRAM芯片组成,内存控制器有一个地址总线,一个数据总线和一个命令(也叫做控制)总线,它负责读,写和刷新存储在DIMM中的信息。

图 15 传统内存子系统示例
下图展示了一个内存控制器与一个DDR3 DIMM连接的示例,该DIMM由八块DRAM芯片组成,每一块有8位数据存储能力,每存储字(内存数据总线的宽度)则共有64位数据存储能力。地址总线有15位,它可在不同时间运送“行地址”或“列地址”,总共有30个地址位。此外,在DDR3芯片中,3位的bank地址允许访问8个bank,可被视作提高了控制器的地址空间总容量,但即使内存控制器有这样的地址容量,市面上DDR3芯片容量还是很小。最后,RAS(Row Address Selection,行地址选择),CAS(Column Address Selection,列地址选择),WE(Write Enabled,写启用)等都是命令总线上的。

图 16 DDR3内存控制器示例
下面是一个DIMM的示意图。

图 17 DIMM示意图
上图显示了8个DDR3芯片,每个提供了8位信息(通常表示为x8)。
5
第1页:一、处理器子系统第2页:核心第3页:线程第4页:前端总线第5页:双独立总线第6页:专用高速互联第7页:英特尔QuickPath互联第8页:二、内存子系统第9页:SRAM、DRAM和SDRAM第10页:DIMM第11页:ECC和Chipkill第12页:内存Rank第13页:UDIMM和RDIMM第14页:DDR2和DDR3第15页:三、I/O子系统第16页:四、英特尔微架构第17页:集成内存控制器(IMC)第18页:英特尔QuickPath互联(QPI)第19页:CPU架构第20页:英特尔超线程技术第21页:缓存分级第22页:集成功率门控第23页:电源管理第24页:英特尔Turbo Boost技术第25页:四、硬件辅助虚拟化第26页:VT Flex Migration和扩展页表(EPT)第27页:虚拟处理器ID(VPID)第28页:RAS高级可靠性第29页:高级加密标准和可信执行技术第30页:芯片设计第31页:芯片组虚拟化支持与直接I/O虚拟化第32页:VT-c for Connectivity第33页:VMDq第34页:NetQueue
相关文章