从CPU、内存和I/O深度理解IA架构服务器
缓存分级
一个理想的内存系统的需求是它应该有无限的容量，无限的带宽和零延迟，当然没有人知道如何构建这样的系统，最接近的方法是使用分级的内存子系统，从大到小，从慢到快设计缓存级别，在Nehalem中，英特尔将缓存层增加到了3层，如下图所示。
图 32 缓存分级结构
与英特尔以前的设计相比，一级缓存(L1，指令和数据)没有发生变化，在英特尔过去的设计中，所有内核共享二级缓存(L2)，如果核心数量限制为2，那这种设计倒是可行的，但Nehalem将核心数增加到了4或8，二级缓存不能再继续共享下去，因为带宽和仲裁请求都会变多(可能会达到8倍)，为此，英特尔在Nehalem中为每个核心独立增加了二级缓存(指令和数据)，现在核心之间共享的只有三级缓存(L3)了。
5
第1页：一、处理器子系统第2页：核心第3页：线程第4页：前端总线第5页：双独立总线第6页：专用高速互联第7页：英特尔QuickPath互联第8页：二、内存子系统第9页：SRAM、DRAM和SDRAM第10页：DIMM第11页：ECC和Chipkill第12页：内存Rank第13页：UDIMM和RDIMM第14页：DDR2和DDR3第15页：三、I/O子系统第16页：四、英特尔微架构第17页：集成内存控制器（IMC）第18页：英特尔QuickPath互联（QPI）第19页：CPU架构第20页：英特尔超线程技术第21页：缓存分级第22页：集成功率门控第23页：电源管理第24页：英特尔Turbo Boost技术第25页：四、硬件辅助虚拟化第26页：VT Flex Migration和扩展页表（EPT）第27页：虚拟处理器ID（VPID）第28页：RAS高级可靠性第29页：高级加密标准和可信执行技术第30页：芯片设计第31页：芯片组虚拟化支持与直接I/O虚拟化第32页：VT-c for Connectivity第33页：VMDq第34页：NetQueue
相关文章
关注我们
