和前任相似，Westmere使用了一个外部的133MHz时钟，并使用FPLL倍频至266MHz和533MHz发送至四个PLL产生各种高参考时钟频率。高参考时钟频率允许高频率的交换并降低了跨域时钟脉冲相位差和远距Jitter因而降低了FIFO队列的延迟。为了对抗电压跌落，PLL实现了一个AFS（adaptive frequency system，适应性频率系统）以保持频率的稳定，并使用DCC（Duty-Cycle corrector，占空比校正）来对抗工艺波动和老化引起的退化。

　　Westmere的分布时钟使用了多种方式来平衡性能和功耗。Core时钟是虚拟格栅水平/垂直脊柱拓扑（pseudo-grid horizontal/vertical spines topology），Uncore时钟则将点对点H-tree（point-point H-tree）用于轻负荷区域，将脊柱拓扑（spine topology）用于中/重负荷区域。QPI发送时钟是虚拟差分（pseudo-differential）而接收时钟是低摆幅全差分（low-swing fully differential），为了获得更健壮的QPI/DDR时钟还使用了如抖动抑制（jitter-attenuating）DLL等技术。