双核和六核Westmere晶圆图，并根据供电标注了区域
Core与Uncore部分分成了独立的供电区域，因为Core部分工作在较低的电压并且电压和频率都会根据负载调整，而Uncore部分则是工作在相对较为固定的电压。每核心独享的256KB L2缓存由0.275um2密度的6T晶体管SRAM单元组成，Active Vmin是700mV，所有核心共享的12MB L3缓存则由0.171um2密度的6T晶体管SRAM单元组成，Active Vmin是900mV，极限保留至和Uncore协同的700mV。除了一个全局的Power Gating FET控制Core部分和对应的L3-Uncore部分之外，L3内的解码器（decoders）和子阵列（sub-arrays）还拥有本地Power Gates用来进一步降低主动功耗。L3的SRAM单元在空闲时还会将电压降低到750mV以降低漏电功耗。
根据L3存取粒度的不同，本地Power Gates会具有显著的效果。在12MB L3的情况下，每一个L3存取仅会激活2%的解码器和0.5%的SRAM单元。Uncore的全局Power Gate同时还像一个线形调压器一样可以将Uncore部分的工作电压线形调节最低至750mV。
纵坐标：良率减损，不使用任何修复方法制造无缺陷的大容量缓存是不可能的
Westmere的L3使用了DECTED（double-error-correcting triple-error-detecting，三位错误检测－双位错误恢复）ECC技术来提高成品率（Yield）和可靠性（Reliability），顾名思义，DECTED可以检测到一个缓存线（cache line，64位）中出现的三位错误并可以恢复二位的错误。上图展示了传统的冗余修复方法和DECTED ECC的对比。对于正常工作时的软错误，DECTED ECC也提供了数量级级别的提升。换句话说，Westmere的L3将会非常稳定。
