Cache
缓存
Godson-2 Microarchitecture
龙芯2具有128KB的L1缓存（Intel方则一直为64KB，AMD的则多为128KB），分为64KB指令和64KB数据，四路集合关联。它们分别64个条目的数据TLB和16条目的指令TLB。早期的龙芯2支持类似MIPS R5000这样的外部L2缓存，容量从256KB到8KB；龙芯2F集成512KB L2，四路集合关联。
绿色部分都属于缓存相关部分
Nehalem/Core的L1I Cache（L1指令缓存）和L1D Cache（L1数据缓存）都是32KB，不过Nehalem的L1I Cache从以往的8路集合关联降低到了4路集合关联，L1 DTLB也从以往的256条目降低到64条目（64个小页面TLB，32个大页面TLB），并且L1 DTLB是在两个多线程之间动态共享的（L1 ITLB的小页面部分则是静态分区，也就是64条目每线程，是Core 2每线程128条目的一半；每个线程还具有7个大页面L1I TLB）。Nehalem还具有256KB的独享L2 Cache和最多达8MB的共享L3 Cache。
