在《2008年度评测报告：深入Nehalem微架构》中，笔者简单地提到了为了降低功耗，Nehalem将以前使用的Domino线路更换为了Static CMOS线路：

为了降低能耗，Nehalem架构将以往应用的Domino线路更换为Static CMOS线路，速度有所降低，但是能源效率提升了

　　除了线路类型的变更之外，Nehalem的晶体管也进行了变化：

基本CMOS晶体管结构，channel沟道存在于图上的“通道”区域

这个图可不容易明白：沟道长度与漏电的关系，请自行理解（越低的延迟，越高的漏电电流）

 　　在同一个线路中，使用的晶体管不同，耗电也是不同的，MOSFET元件按沟道长度可以分为长沟道Long Channel和短沟道Short Channel，短沟道具有较好的性能，不过其漏电流也相应更大（耗尽区宽度不足而与源极合并而导致大量漏电电流）。在IC设计当中通常需要根据不同的情况使用不同沟道长度的晶体管，对于Nehalem而言，非时序关键（non-timing-critical）的线路可以使用性能略差的长沟道MOSFET晶体管以减少亚阈值漏电（subthreshold leakage，MOSFET的subthreshold亚阈值特性被广泛利用在低电压线路上），实际上Intel用的是"longer-channel"——“更长沟道”的MOSFET。Nehalem核心部分的58%和核外部分（不包括缓存阵列）的85%都使用了更长沟道晶体管，最后，漏电功率被控制到总功耗的16%。代价是Nehalem的L1-D延迟由上一代的3时钟周期上升到4时钟周期。