不仅仅是Nehalem-EX，所有的Nehalem都按时钟分为三个部分：核心、核外（L3和系统逻辑）和IO（QPI和IMC），这三个部分的频率通常互不相同。由于L3缓存属于核外部分，因此它的频率和核心频率通常是不同的，在以往，CPU内的高速缓存通常都是全速的，只有Pentium II的L2缓存是半速的（它和CPU内核不在同一个晶圆上，虽然在同一个CPU封装内），而K6之前的L2缓存都是放在主板上面的，速度极低。现在，Nehalem架构下，L3缓存的时钟频率也不再是全速，而是要较低一些，例如，Core i7 920的L3频率应该是2.133GHz。一些主板允许单独设置这些不同的频率以方便超频。在这里，笔者可以回答很多用户关心的UCLK频率（一些主板上具有的Uncore Clock设置选项）的问题：L3缓存频率和IMC集成内存控制器的频率是不同的，也就是UCLK和内存频率是不同的，不过它们具有一些内在关系。此外，由于UCLK关系的Uncore部分关系到了整个处理器的中枢部分：系统逻辑（包括中央路由器和集线器），因此它的频率设定可以很大地影响到整个处理器的运行效能。

　　时钟架构包括了16个PLL（Phase Locked Loop，相位锁定回路）和8个DLL（Delay Locked Loop，延迟锁定回路），PLL和DLL是广泛应用的用于时钟发生器的线路。8个处理器核心每一个都具有自己的PLL，因此它们可以运行在不同的频率，这也是Nehalem Turbo Mode的基础；所有的核外逻辑都使用同一个Un-core PLL和Filter PLL（产生133MHz的BCLK，用于为所有其他的PLL提供参考频率）；QPI和IMC则使用了6个PLL和8个DLL。

　　Nehalem-EX处理器使用了4路电压输入：一路用于8个核心，一路用于核外（L3和系统逻辑），一路用于IO，最后一路则用于PLL和热感应器。