5）内存带宽是多核系统的瓶颈

    多核CPU设计的灵活度，以及功耗的减少，使得未来的处理器能比现在芯片具有更强大的计算性能。但另一方面，相对处理器的性能增长速度，内存带宽的提升要慢的多。虽然DRAM 技术通过提高管线能力（pipelining）从根本上改进了内存性能，但这种方法也快要走到头了。而且，在系统电力消耗水平中，内存的功耗也已不容忽视。

    历史数据表明，如果一个系统，每GFLOP/s峰值浮点运算所支持的主内存带宽小于0.5 GB/s，就很难在市场上获得成功。比如，一个CPU芯片的峰值要想达到100 GFLOPS并非遥不可及——拥有8个核心，主频为3GHz，每个核心每个时钟周期执行4次浮点运算就可以了。但另一方面，要想为这样的每个处理器芯片配备50 GB/s 的内存带宽，却要花费巨大的成本。即便DDR2/3 DRAM 技术能提供1600 MHz的数据传输率（每个 64 位通道 12.8 GB/s），要想维持上述内存带宽水平，就需要许多通道——102.4 GB/s 峰值带宽大概需要 8 个通道，这就意味着至少需要8 个 DIMM，并需要丢弃类似 40 个出色的缓存，以实现 50% 的利用率。（若内存延迟为 50 ns，则 102.4 GB/s 的延迟带宽为 5120 字节，或每 64 个字节延迟 80 个缓存线。所以，共需要约 40 个并发缓存线，以保持 50 GB/s 的目标带宽。）