8T SRAM单元的设计就是为了降低功耗（还有提升性能），因此附加电路的功耗不能太高。因此PVT&A自适应片内增强读写字线技术通过两个附加的电路来控制电荷泵的能耗，一个是2SLS（2-step level-shifter，2步电平转换），一个是WS（writability sensor，可写性感应器）。它们通过当前的PVT（工艺、电压、温度）情况来自动调节BR（增强率）来调整整个增强电路的功耗。
2SLS
2SLS不像通常的DCVS LS那样直接使用Vboost输入来达到"0"-to-Vboost跃迁，而是通过"0"-to-Vcc和Vcc-to-Vboost两个步骤来达成，从而显著降低了负载电流（从而降低了功耗）。
WS
WS则在每9600个时钟周期就检测一个单元的电压、温度和老化改变，从而控制WBL电压，来提供生命周期内始终稳定的工作环境。
WS输出的用来控制增强电压的3位数字码
WS还检测SBF（single bit failure，单位失效）以保证稳定的工作条件
一个1MB 8T单元阵列在不同的情况下功耗可以降低6%~27%
最终，一个使用以下结构的8T SRAM单元阵列可以达到降低6%~27%的功耗（在10%~305的存取率条件下）。
一个使用45nm Bulk CMOS工艺的16KB双端口8T SRAM单元，使用了电荷泵字线增强技术
对于。《PVT-and-Aging Adaptive Wordline Boosting for 8T SRAM Power Reduction》就简单介绍到这里，关于ISSCC 2010还有一些内容，请继续期待。
