POWER4

　　POWER4发布于2001年，是一款由IBM开发的微处理器，采用了PowerPC和PowerPC的指令集架构。发布于2001年的POWER4是Power3和RS64的下一代，被用于RS/6000和AS/400计算机，结束了针对AS/400单独开发PowerPC微处理器。POWER4是一款多核微处理器，一个模片上有2个内核，也是首款在一个模片上采用2个内核的非嵌入式微处理器。最初的POWER4主频为1.1和1.3 GHz，改进版本POWER4+的主频达到了1.9 GHz。POWER4采用了0.18 微米的铜和SoI(绝缘硅)技术，继承了Power 3芯片的所有优点(包括与PowerPC指令集的兼容性)，但是采用的却是全新的设计。每个处理器都有2 个64位的1GHz+ PowerPC核心，这是第一个单板上具有多核心设计的服务器处理器(也称为“片上CMP”或“片上服务器”)。每个处理器都可以并行执行200条指令。POWER4芯片取代了Star系列处理器，是IBM Regatta服务器强大的动力之源，PowerPC 970是POWER4的衍生物。

　　功能布局

　　POWER4有一个统一的二级缓存，分为3个相等的部分。每个部分都有自己独立的二级控制器。Core Interface Unit (CIU)连接每个二级控制器到数据缓存或者两个处理器的指令缓存。Non-Cacheable (NC)单元负责处理指令排序功能和存储拓扑任何不可缓存的操作。虽然有一个三级缓存控制器，但实际上内存是片外的。GX总线控制器控制I/O设备通信，有2个4字节宽的GX总线，一个输入另一个输出。Fabric Controller是总线网络的主控制器，控制一级和二级控制器之间的通信、POWER4芯片(4路、8路、16路和32路)与POWER4 MCM的通信。

　　POWER4内核的逻辑结构

　　POWER4处理器的逻辑结构

　　执行单元

　　POWER4采用了超标量微架构，通过8个独立执行单元完成高频率无序操作，包括2个浮点单元(FP1-2)、2个Load/Store单元(LD1-2)、2个定点单元(FX1-2)、1个分支单元和1个调节寄存器单元(CR)。这些执行单元可以在一个时钟周期内完成8次操作(不包括BR和CR单元)。

　　•每个浮点单元可以在一个时钟周期内完成一个浮点乘加(2次操作)

　　•每个Load/Store单元可以在一个时钟周期内完成一个指令

　　•每个定点单元可以在一个时钟周期内完成一个指令

　　流水线：

　　•分支预测

　　•获取指令

　　•解码、解析和分组

　　•组调度和指令发送

　　•Load/Store单元操作：Load Hit Store、Store Hit Load、Load Hit Load

　　•指令执行管线

　　多芯片配置

　　POWER4也采用了多芯片模块(MCM)配置，即一个封装内包括4个POWER4模片，每个MCM有128MB的共享三级ECC缓存。

　　规格

　　POWER4+

　　POWER4+是POWER4的改进版本，主频为1.9 GHz。POWER4+包括1.84亿个晶体管，面积为267平方毫米，采用0.13 µm SOI CMOS工艺，有8个铜线互连层。