【IT168 评论】本周三在伦敦及旧金山举行的记者招待会上，ARM公司同时发布了最新的微型芯片设计草案——Cortex-A7 MP核心以及将A7与更为强大的 Cortex-A15 MP核心相结合的系统单晶片计划。 Cortex-A15 MP核心早在去年九月就已经公布，并有望来年与大家见面。

　　ARM、AMD、微软以及其它厂商在今年夏季举行的AMD Fusion峰会上提出了“异构计算”的概念，而ARM公司为此所打造的新营销概念big.LITTLE处理正是应运而生的一套多核混搭产品。我们还将继续对其展开跟踪报道。

　　简而言之，异构计算表示将数个不同种类及用途的核心整合到同一块硅载体中，例如CPU及GPU核心，并根据各个核心的适用范围为其分配对应的任务内容。

　　AMD公司的做法是利用其在图形处理及x86架构方面的丰富经验，将Radeon系列图形处理及羿龙计算核心打包添加进A系列“APU”即加速处理单元中。

　　在另一方面，ARM公司则努力发挥着自家长处：他们在超低功耗芯片方面的设计能力以及在Cortex-A15项目中所做的工作正是其强大竞争力的明证。这家出身于剑桥大学的企业除固守传统的掌上设备霸权地位之外，还计划尽可能多地占领低端笔记本电脑、台式机及小型服务器市场。

　　正如我们在A7于周三亮相之后进行的报道，big.LITTLE与A7及A15之间的合作关系将使得A7核心能够处理更多简单任务，诸如后台处理、拨打电话、Tweet应用及Facebook应用等，而A15核心则将在视频处理、游戏等方面获得更多令人称道的提升。

　　这两款核心的设计都与传统构造差异颇大，且足以处理不同于以往的任务;不过它们在big.LITTLE方案的实施上又颇具相似之处。

　　举例来说，它们各自拥有二级缓存，并且其缓存都能够与ARM的CCI-400缓存保持彼此一致的连通性。

　　而更重要的是，两款核心都基于同样的架构，即ARM的ARMv7-A。在此前提下，这两款兄弟产品将可以直接运行不加修改的规范ARM代码。

　　再进一步，big.LITTLE方案在A7或A15核心中无需软件辅助即可处理代码，该操作系统不必关心big.LITTLE将任务交付哪个核心处理——这些问题ARM的这套方案能够代为解决。

　　根据下面两幅图，我们可以明确地看出尽管A7与A15看起来非常相似，但它们在工作流程方面的差异却十分明显。

▲ARM Cortex-A7 MP核心只拥有简单的8至10级流水线项目

　　A7在结构及性能上都远远不及A15。不过这种简单的特性也使其晶体管构造不像A15那样复杂，晶体管结构越简单、操作也就越直观。

　　具体来说，正如ARM白皮书中所言，A7是一款有序非对称型处理器，其流水线长度在八至十级之间。该核心通过一个单独的队列管理所有执行单元，且在每个时钟周期内可以向五个执行单元发送两条指令。

▲更为复杂的ARM Cortex-A15 MP核心拥有15到24级流水线项目

　　而另一方面，A15是一款无序化处理器，流水线长度在十五到二十四级之间。每八个执行单元构成一个多级队列，并且每个时钟周期可以处理三条指令。

　　根据ARM公司的解释，“总体说来，Cortex-A15微型架构中包含了比Cortex-A7微型架构更多的差异型设计思路。在需要的时候，Cortex-A15会优先牺牲能源利用效率而追求高性能，但Cortex-A7则相反，主要是牺牲性能而追求高效的能源利用率。”

　　上面所提到的性能/功耗转化信息可以通过由ARM公司给出的图片加深理解：

▲即使是代表着低下性能的红线区域，仍然足以应付大多数工作内容

　　其实看看代表性能上限的A7线段右端点与代表性能下限的A15线段左端点间的差距还是很有意思的。从这种差距中，我们能够了解到让A15晶体管充分发挥性能的方式，无论闲置与否，它们都需要处于特定线路的监视下，并在需要时及时指挥它们投入运行。

　　大家很可能在担心，big.LITTLE会不会在核心集群之间的切换过程上浪费太多时间。根据ARM公司的说法，这方面基本不用担忧，因为一次整体切换工作也只会花费约两万个时钟周期。这时间听起来好像也不算短，不过让咱们换个角度思考：如果A7及A15所匹配的主频约为1GHz，那么整个切换过程的耗时大约在20微秒(微秒指百万分之一秒)。因此，只要big.LITTLE的智能化做得足够到位，那么从A7性能上限到A15性能下限的切换，还是完全能够让人满意的。

　　除此之外，big.LITTLE 的MP模式能够让这两种核心集群并行运作，在互相连通的缓存中共享数据，并且通过“比照”确保在合适的时间处理正确的数据以避免冲突。